À propos de P4S

P4S est une jeune start-up et a pour ambition de développer une nouvelle génération d’équipements de communication et de « end-system » grâce à des IP, blocs fonctionnels configurables et paramétrables écrits en VHDL.

Cette innovation de rupture permet de simplifier le développement des systèmes
temps réels et d’offrir une structure d’accueil haute performance, déterministe,
démontrable et facile à mettre en œuvre pour toutes les applications nécessitant
sécurité informatique et/ou sureté de fonctionnement.

Localisation des stages

P4S installée dans le Cyber Booster du Campus Cyber situé à la Défense au 5 Rue Bellini, 92800 Puteaux (RER A – La Défense / Ligne 1 – Esplanade de la Défense). Les stages proposés s’y dérouleront au sein de son équipe de recherche et développement

Votre mission :

Le but est la mise en œuvre d’un processeur embarqué dans un FPGA et le test du processeur.

Vous serrez en charge de l’étude et du développement d’un RISC V sur cible FPGA, ainsi que le développement d’un petit software embarqué.

• Etude de la spécification RISC V
• Faire un design VHDL embarquant un RISC V
• Ecriture d’un software de test
• Vérifier sur carte le bon fonctionnement du processeur et du software de test
• Ecriture d’un software « moniteur »Vérifier le bon fonctionnement du software « moniteur » + le software de test dans l’environnement P4S.
• Rédaction des documents associés.

Si le temps le permet, en collaboration avec l’élève chargé du sujet n°2 :

• Comparer les solutions

Nous vous accompagnerons tout le long de votre stage et chacune des étapes réalisées sera validé par l’ensemble de l’équipe P4S.